课程简介
本课程的学习目标是使学生更深入地理解和掌握FPGA程序分析与设计的基本方法，熟练运用Verilog HDL硬件描述语言，应用可综合设计和层次化设计方法，熟练运用ISE、ModelSim、Synplify、ChipScope等软件工具。 课程立足于FPGA逻辑设计与可综合方法，为FPGA优化设计奠定基础，能够为未来软硬件协同设计提供底层优化方案。
课程大纲
第一章 绪论
1.1 FPGA简介
1.2 Xilinx FPGA产品、应用领域
单元作业
第二章 Verilog HDL语言
2.1 Verilog HDL语言要素
2.2 Verilog HDL表达式
2.3Verilog HDL建模
2.4 Testbench验证
单元作业
第三章 集成开发环境
3.1 集成开发环境安装配置
3.2 ISE工程开发流程
单元作业
第四章 FPGA组件设计
4.1 原语与IP核
4.2 ISE进阶
单元作业
第五章 FPGA应用系统开发
5.1 可综合设计方法
5.2 大规模FPGA应用设计方法
5.3 基于FPGA的可编程嵌入式开发
单元作业
考试
FPGA设计与应用期末考试
期末考试
1.1 FPGA简介
1.2 Xilinx FPGA产品、应用领域
单元作业
第二章 Verilog HDL语言
2.1 Verilog HDL语言要素
2.2 Verilog HDL表达式
2.3Verilog HDL建模
2.4 Testbench验证
单元作业
第三章 集成开发环境
3.1 集成开发环境安装配置
3.2 ISE工程开发流程
单元作业
第四章 FPGA组件设计
4.1 原语与IP核
4.2 ISE进阶
单元作业
第五章 FPGA应用系统开发
5.1 可综合设计方法
5.2 大规模FPGA应用设计方法
5.3 基于FPGA的可编程嵌入式开发
单元作业
考试
FPGA设计与应用期末考试
期末考试
